Un equipo ha demostrado supresión de errores lógicos en una memoria de código de superficie rotado implementada sobre un procesador superconductor IBM Nighthawk r2 accesible desde la nube. La corrección cuántica de errores puede reducir exponencialmente la tasa de error lógico con la distancia del código cuando el ruido físico está por debajo del umbral, pero llevar esa promesa al hardware exige coordinar puertas, medidas a mitad de circuito y coherencia de los cúbits frente a variaciones de dispositivo, ruido asimétrico y correlaciones espaciotemporales.

Los autores optimizaron el circuito de extracción de síndromes combinando lecturas cortas, fusión de medida y reinicio, y un eco XX en los cúbits de datos durante la lectura de los cúbits auxiliares. Frente a una lectura estándar sin reinicio ni eco, la receta reduce la tasa de error lógico mediana por ronda en un factor 3,8 en la base X y 1,4 en la base Z. El rendimiento, además, varía según la colocación de cúbits probada en el procesador, algo que atribuyen a diferencias en la calidad de los cúbits.

En experimentos de memoria de hasta 150 rondas, la ventaja asociada a la distancia del código se debilita y aparecen correlaciones de larga duración que podrían reflejar una componente de error persistente. Con la optimización aplicada, aumentar la distancia protegida de 3 a 6 —manteniendo fija la otra— reduce la tasa de error lógico por ronda del 0,53 % al 0,24 % en memoria Z y del 0,52 % al 0,22 % en memoria X, con factores de supresión de error bajo decodificación de máxima verosimilitud de 1,68 y 1,85, respectivamente.

Los resultados conectan la compilación y optimización de circuitos con el rendimiento —y las limitaciones— de las memorias de código de superficie, y apuntan hacia un diseño conjunto de procesador cuántico y circuitos de corrección de errores como vía para primitivas de computación tolerante a fallos en hardware cuántico actual accesible en la nube.